篦1骨, 42 酉

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-203994

(43)Date of publication of application: 13.08.1993

(51)Int.Cl.

G02F 1/136 G02F 1/133

602F 1/1343 H01L 27/12 H01L 29/784

(21)Application number: 04-245121

(22)Date of filing:

; 04-245121 14.09,1992 (71)Applicant : TOSHIBA CORP

(72)Inventor: UEDA TOMOMASA

AKIYAMA MASAHIKO SUGAWARA ATSUSHI SHIBUSAWA MAKOTO IKEDA MITSUSHI TSUJI YOSHIKO

TOEDA HISAO

(30)Priority

Priority number: 03243745

Priority data: 24.09.1991


Priority country: JP

# (54) LIQUID CRYSTAL DISPLAY DEVICE

#### (57)Abstract:

PURPOSE: To eliminate the brightness irregularity and crosstalk of a display image and make an excellent image display by decreasing the parasitic capacity between a picture element electrode, and a scanning line and a signal line which are close to it.

CONSTITUTION: The liquid crystal display device has an array substrate which has a TFT 107 connected to the scanning line 103 and signal line and the picture element electrode 109 connected thereto, a counter substrate which has a counter electrode facing them, and a liquid crystal layer sandwiched between the array substrate and counter substrate; and an electrostatic shielding electrode 113 which overlaps with at least part of the peripheral edge part of the picture element electrode 109 and also overlaps with at least one of the scanning line 103 and signal line 105 is provided on the array substrate.



## **LEGAL STATUS**

[Date of request for examination]

11.08.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3210437

13.07.2001

-IT OCIAT O INTAMANTICOTTMACE htm

PAGE 4/23 \* RCVD AT 7/7/2006 2:37:45 AM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-5/21 \* DNIS:2738300 \* CSID: \* DURATION (mm-ss):09-42

第2頁 共2頁

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公服番号

# 特開平5-203994

(43)公開日 平成 5年(1993) 8月13日


(51)Int.CL <sup>a</sup> G 0 2 F 1/136 1/133 1/1343 H 0 1 L 27/12	预测配号 庁内類 6 0 0 9018- 5 5 0 7820- 9018- A 8728- 9056-	K K K M M HOIL	技術表示箇所 29/78 311 A 文 翻水項の数1(全18 頁) 最終頃に続く
(21)出顯番号	特旗平4-245121	(71)出版人	株式会社束芝
(22)出獻日	平成4年(1992) 9月14日	(72)発明者	
(31)優先權主張番号 (32)優先日	特頤平3-243745 平 3 (1991) 9 月24日		神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内
(33)優先権主張国	日本(JP)	(72)発明者	秋山 政彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内
		(72)発明者	管原 淳 神奈川県川崎市等区小向東芝町1番地 株 式会社東芝総合研究所内
		(74)代理人	

## (54)【発明の名称】 液晶表示装置

#### (57)【奨約】

【目的】 西素電極とこれに近接する走査線や信号線との間の寄生容量を低減して、表示画像の興度むらやクロストークを解消し良好な画像表示を実現する液晶表示装置を提供する。

【構成】 走査線103および信号線105に接続された下下107とこれに接続された画素電極109とを有するアレイ基板と、これに対向する対向電極を有する対向基板と、前記のアレイ基板および前記の対向基板の間に挟持された液晶個とを有する液晶表示装置において、前記の画素電極109の周縁部の少なくとも一部に重なり、かつ走査線103および信号線105のうち少なくとも一方に重なるように配設された静電速線性を有するシールド電極113を前記のアレイ基板上に具備する液晶表示装置である。



(2)

特開平5-203994

#### 【特許請求の範囲】

1

これに対向する対向電極を有する対向基板と、

前記アレイ基板および前記対向基板の間に挟持された液 晶層とを備え、

前記画素電極の周縁部の少なくとも一部に重なり、かつ 前記定面線および前記信号線のうち少なくとも一方に重 10 なるように配設された静電遮蔽性を有するシールド電板 を前記アレイ基板上に具備することを特徴とする液晶表 示装電。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は液晶表示装置に関するもので、特に薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置に関する。

#### [0002]

(従来の技術)電子機器の小型化や軽量化および低消費 20 電力化が近年進められているが、ディスプレイデバイスの分野においてもCRT (Cathode Ray Tube)から代替する小型、軽量、低消費電力のディスプレイデバイスとして、フラットパネルディスプレイの研究・開発が盛んに行なわれている。

【0003】このなかでも、特に液晶表示装置は、大面 で表示が可能であることや、フルカラー化が可能である こと、および低電流・低電圧動作のディスプレイデバイ スであること等の特長を有している。そのような液晶装 示装置としては、目的に応じて様々な動作力式のものが 用いられるが、なかでもアクティブマトリックス型液晶 表示素子はフルカラーの動画変示を高解像度で行なうこ とが可能である等の特長を有しており、注目を集めている。

【0004】アクティブマトリックス型液晶表示装置は、マトリックス状に配置した電極の交差部分ごとに一画素を配置し、その一画案ごとにスイッチング素子を配設して、このスイッチング素子で接続された画業を個別に駆動制御するものであるが、このようなアクティブマトリックス型液晶表示装置には、薄膜トランジスタ(以下、TFTと略称)を用いることが注目され、研究・開発が盛んに行なわれて既に実用に供されているものもある。

【0005】現在、例えばラップトップ型コンピュータ 用の液晶表示装置として対角10インチサイズで画案数が 縦 480×横 640程度のものが主流であるが、より高画 質、高精細の直視型液晶ディスプレイや、ファインビッ チで高精細な投射型(プロジェクション型)表示装置を#

\* 目指した研究・開発が行なわれている。

【0006】このようなTFTを用いたアクティブマトリックス型液晶表示装置の構成を、そのTFTアレイ基板の一面素部分を抜き出して図28に示す。また図29は、その一面素部分全体の電気的な構成を示す等個回路図である。

2

【0007】ガラス絶縁基板上に、列設された定金線2801と、これに交差して列設された信号線2803と、これら走査線2801および信号線2803に接続されたTFT2805と、これに接続された画紫電極2807と、この画素電極2807に絶縁膜を介して対向し補助容量Csを形成する補助容量電極2809が形成されて、TFTアレイ基板2811が形成されている。そしてこのTFTアレイ基板2811に対向する対向電極2813と、画素電極2807および対向電極2813の間に配向膜(図示省略)を介して挟持された液晶層2815とから液晶表示装置はその主要部が構成されている。

【0008】このような構成の装置は、定套線2801が選択される期間、すなわち走金選択期間にTFT2805がON(導通状態)になり、信号線2803を介して印加される電圧により画素電極2807と対向電極2813とこれらに挟持された液晶層2815とで形成される液晶容量CLCと、TFTアレイ基板2811に作り込まれた補助容量CSとが充電される。そして走金線2801が選択されない期間、すなわち走金非選択期間にはTFT2805がOFF(高抵抗状態)になり、画素電極2807は信号線2803から電気的に切り離された状態となる。そして前記の走金選択期間中に苦えられた電荷により点灯しきい値以上の電圧が液晶層2815に印加されている間は、その画業の点灯状態が維持される。

【0009】ところで、上記のようなTFTを用いたアクティブマトリックス型液晶表示装置においては、画条電極2807と走査線2801との間、および画素電極2807と信号線2803との間に、それぞれ寄生容量C型、Cはという節電容量が形成される。これらの寄生容量CS、Cはによって研業電極2807は走査線2801や信号線2803と容量結合されるため、走査線2801や信号線2803の電位変動が研業電極2807の電圧に影響を与え、その電圧をノイズ的に変動させる。

【0010】走在線2801の電位変動が問題となるのは、特に走在バルスの立ち下がりの際で、この走在バルスの立ち下がりの電圧変化に応じて突き抜け電圧と呼ばれる電位変動 $\Delta V_P$ が起こる。ここで、このような電位変動 $\Delta V_P$ は、次のような式で示される値をとる。

 $\Delta V_P = \{C_{SS} / (CLC + C_S + C_{SS} + C_{SS})\} \times \Delta V_S$ 

このような突き抜け電圧と呼ばれる電位変動 A Vp が存送50% 在するために、画楽電極 2.807の電位が信号線 2.80

特朗平5-203994

3に印加した所定の信号電圧とは異なったものとなり、正確な信号電圧の書き込みが妨げられる。そこで従来の技術では、これに対応して対向電極2813の電位を電位変動ΔVp 分シフトさせ、この突き抜け電圧と呼ばれる電位変動ΔVp を補償するようにして対処している。【0011】しかしながら、CLCは一定ではなく液晶にかかる電圧や液晶の姿勢によって変化し、また製造上の問題からも画面内のCsa、Cs、CLCをばらつきなく全て一定とすることは不可能である。このため、ΔVp は同一画面内でも一定ではなく位置ごとにばらつきがあり、対向電極2813の電位を調整するだけでは必ずしも十分に補償することができない。その結果、画面上にフリッカや焼き付きが発生する。

【0012】一方、信号線2803の電位は映像信号電ギ

(3)

#### ds1 +ds2 )

となる。この電位変動 A Vpsが、 1フレームごとに、 記 い換えれば画面の一番下の画素列を書き込むごとに起こ る。このため、画素ごとに見ると、書き込みが行なわれ て A Vpsが発生するまでの時間が画面の上下で風なるた 20 め、それが画面の輝度の位置的ばらつきとして現れる。 これがいわゆる画面の輝度むらと呼ばれるものとなって 観察される。

【0014】そしてさらにCds1、Cds2が大きくなると信号線2803の電位変動が画条電極2807の電位変動を引き起こしてクロストークを発生させてしまう。【0015】これらの寄生容量は、下下丁アレイ基板2811において、次のような場所に形成される。まずCssは、主に下下て2805のチャネル部分と走空線2801およびゲート電極と画素電極2807(ソース電極)の策なる部分で形成される。またCds1、Cds2は、主に画素電極2807と信号線2803とが近接する部分で形成される。

【0016】前述のように液晶表示聴世の小型化・高精 和化が進み、 1 面 素の寸法がますます 微和化すると、面 素の開口率を向上させ 脚度を高くするためにもますます 各電極間 距離を近付けることが必要となってくる。そしてこのように各電極間 距離を近付けると、上記の寄生容量 Cas、Cds1、Cds2は、ますます大きな値となり、これに 起因して 輝度むらやクロストークがますます 顕著に発生し、 表示画像の品質が低下する。

【0017】一方、走査録2801および信号録2803と而素電極2807との間の間隙を光が透過して画素部分のコントラストが低下することを避けるため、およびTPT2805に光が入射して光電流を発生させTPT2805が説動作することを避けるために、従来の液品表示装置には、ブラックマトリックス、あるいはブラックマスクと呼ばれる遮光膜が用いられている。このブラックマトリックスは、通常対向基板側に設けられており、TPTアレイ基板2811と対向基板とを対向配置※50

\*圧に対応して常に一様ではなく変動しているので、この 信号級2803に起因した回義電極2807の電位変動 は定査線2801の場合よりも頻繁かつ多様な電位変動 となる。その一例としてフレーム反転での変動の様子を 問題する

【0013】フレーム反脈では、全ての信号線2803 電位を同一極性とし、1フレームごとに信号線2803 の極性を反脈するため、この極性を反脈したときが最も 信号線2803の電位変動が大きい。このときの画案電 10 極2807の電位変動ΔVpsは、画案電極2807との 間で寄生容量を形成する左右両側の信号線2803の電 位変動をΔVsig1、ΔVsig2とし、またその寄生容量を それぞれCds1、Cds2とすると、

- ※させる際に画素部の開口させたい部分にブラックマトリックスの開口部が位置するようにアライメントさせていた。
- 20 【0018】しかしながら、前述のように液晶表示装置の小型化・高精細化が進み、1画案の寸法がますます微細化すると、画素の開口率を向上させ輝度を高くするためにはさらに微細なパターンサイズおよび特度に囲素電極やブラックマトリックスを形成し、しかも対向基板(図示省略)とTFTアレイ基板2811とをさらに微細で構巧にアライメントせねばならず、その製造がさらに困難なものとなる。

#### [0019]

【発明が解決しようとする課題】このように、従来の液 ) 晶表示装置においては、寄生容量に起因して、輝度むら やクロストークが発生するという問題があった。

【0020】また、画案がますます微和化すると、画案 電極やブラックマトリックスのパターン精度やアライメ ントトレランスがますます厳密でシビアーなものにな り、その製造がますます困難なものとなるという問題が あった

【0021】本発明は、このような問題を解決するために成されたもので、その目的は、画家電極とこれに近接する走査線や信号線との間の寄生容量を低減して、表示画像の類皮むらやクロストークを解消し良好な画像表示を実現する液晶表示装置を提供することにある。

## [0022]

【課題を解決するための手段】本発明の液晶表示装置は、列設された定主線とこれに交差して列設された信号線と前記走主線および前記信号線に接続された部隊トランジスタ衆子とこれに接続された画素電極とを有するアレイ基板と、これに対向する対向電極を有する対向基板と、前記アレイ基板および前記対向基板の間に挟持された液晶層とを備え、前記画素電極の周縁部の少なくとも一部に重なり、かつ前記走主線および前記信号線のうち

 $(4) \cdot$ 

特酮平5-203994

少なくとも一方に重なるように配設された静電遮蔽性を 有するシールド電極を前記アレイ基板上に具備すること を特徴としている。

5

【0023】なお、前記のシールド電極は、光道断性の 高い材質から形成し、走査線や信号線と画素電極との間 の間隙部分の光透過を遮断する遮光膜、いわゆるブラッ クマスクとして娘用するようにしてもよい。

【0024】また、前記のシールド電極は、両素の液晶 容量に並列に接続された補助容量や蓄積容量の一方の電 極として兼用するようにしてもよい。

【0025】また、前記のシールド電極は、電気的にフローティング状態としてもよく、あるいは電圧を印加してもよい。

#### [0026]

【作用】両素電極と走空線との間や、面素電極と信号線との間に形成される寄生容量は、2つの電極の形状、その周囲の物質の誘電率などにより決定される電気力線により大きく左右される。

【0027】そこで例えば面素電極と信号線の2つの電極の間に定電位に設定されたシールド電極を配設すると、面素電極と信号線との間に連なろうとする電気力線がこのシールド電極の静電遮蔽効果によって遮断され、あるいは減少する。

【0028】このような静電巡蔽効果は、例えば匪緊電極と信号線の2つの電極の間を遮るようにシールド電極が配置される場合だけでなく、2つの電極それぞれの上方または下方に絶疑層などを介して重なるように配置される場合にも十分効果的に起こる。そしてこのような電気力線の遮断あるいは減少により、例えば画素電極と信号線の2つの電極の間の寄生容量は解消される。

【0029】本発明の液晶表示装置は、そのような面素 電極の周録部の少なくとも一部に蛍なり、かつ定金融および信号録のうち少なくとも一方に重なるように配設されたシールド電極により寄生容量を解消して、郷度むらやクロストークの発生を避け高品位な画像表示を実現することができる。

【0030】また、このシールド電極を光遮断性の高い 材質から形成すれば、このシールド電極は上記のように 画素電極と走査線や信号線とに重なるように配設されて いるので、いわゆるブラックマトリックスのような遮光 顔として兼用することもできる。

【0031】また、このシールド電極は上記のように画 素電極と一部重なるように配位しているので、この画条 電極と一部重なる部分で絶縁膜などを誘電体として用い た補助容量を形成する補助容量用電極として兼用することもできる。

#### [0032]

【実施例】以下、本発明の液晶表示装置の実施例を図面 に基づいて詳細に説明する。

【0033】(実施例1)図1は第1の実施例の液晶表 50

示装置の一個素部分の構成を示す図、図2(a)はその 層構造を示すA-A・断面図、(b)そのはB-B・断 面図である。

6

【0034】この第1の実施例の液晶表示装置は、ガラス絶縁基板101上に列設された走空線103と、これに交差して列設された信号線105と、これら走空線103および信号線105に接続されたTFT107と、これに接続された面素電極109と、ゲート絶縁層111を介して面素電極109の周縁部の四辺全でに重なるともに信号線105の一部に重なるシールド電極113が形成されて、TFTアレイ基板115が形成されている。そして図示は省略するが、TFTアレイ基板115に対向する対向電極を有する対向基板と、この対向基板とTFTアレイ基板115との間に挟持された液晶層とからその主要部が構成されている。

【0035】この第1の契施例の液晶表示基面の特徴は、シールド電極113が画業電極109の周縁部の四辺全てに重なるとともに信号線105の一部に重なり、かつ画業電極109とシールド電極113とが重なる部分でゲート絶縁層111を介して補助容量117を形成していることである。

【0036】次に、このような構成の第1の実施例の液 晶表示装置の製造方法を説明する。ガラス基板101上 にMo-Ta合金を 250nm堆積し、これをパターンニ ングして走査線103とシールド電極113とを同時に 形成する。続いてこれらの上にゲート絶縁相111とし てSiOx、SiNェ をそれぞれ 300mm、50mm成膜 し、連続してこのゲート絶縁関111の上に活性層の a -Si、チャネル保護膜としてのSiNx をそれぞれ50 nm、 200 nm成膜する。そしてチャネル保護膜のSI N. を島状にエッチング形成した後、オーミックコンタ クト個としてのn+ a-Si層を50nm堆積する。この 後、n+ a-Si、a-Siを島状にエッチングし、次 いでITOを 100mm堆积しこれをパターンニングして 画索電極109を形成した後、走査線103の取り出し 部分の上のゲート絶縁層111をエッチングにより除去 し、Cr、Alをそれぞれ50nm、300nm堆積しこれ をパターンニングして、信号線105およびドレイン電 極、ソース電極を形成する。

0 【0037】そして信号線105をマスクとして用いて TFT107のソース電板とドレイン電極との間のn\* a-Si層をチャネル保護層とは選択的にエッチング除去してTFTアレイ基板を形成する。

【0038】そしてこのTFTアレイ基板115と対向 基板とを組み合わせその所囲を封止剤で封止し両基板間 に液晶組成物を注入して、この液晶表示装置が完成す

【0039】このように、本実施例の液晶表示装置は、 ガラス基板101上には走査終103と同用にシールド 電板113が配設され、これらの上を覆うようにゲート (5)

20

30

特開平5-203994

7

絶縁層111が設けられ、その上に画素電極109と信号線105とが配設されている。そしてシールド電極113は、電源に接続されて所定の電圧が印加され、全ての画案にわたって一定の電位となるように配設されている。

【0040】このような構成の本実施例の液晶表示装置は、面談電極109から信号線105に向かう電気力線がシールド電極113の静電遮蔽効果により大幅に減少するので、面素電極109と信号線105との間に形成されようとする寄生容量が解消され、この寄生容量に超因して発生していた輝度むらやクロストークの発生を防ぐことができる。

【0041】また、シールド電極113と走客線103とは、前述のごとく同層に堆積させたMo-Ta合金のような材質からなる膜をエッチングによりパターンニングして同時に形成できるので、シールド電極113形成のために別に新たな工程を付加する必要がなく、製造工程を簡易なものとすることができる。

【0042】また、画素電極109とシールド電極11 3とが重なる部分でゲート絶縁個111を介して補助容 量117を形成している、すなわちシールド電極113 を補助容量117の補助容量用電極として兼用している ので、これとは別に補助容量用電極を配設する場合に比 べて構造および製造工程を簡易なものとすることができ る。

【0043】本発明者らの実験によれば、突き抜け電圧、フレーム反転による画素電位変動を検出して従来装置と比較して、シールド電極113の形成によって画業電極109と信号級105との間の寄生容量Cds1、Cds12が大幅に低減することが確認された。

【0044】(実施例2)図3は第2の実施例の液晶表示装置の一面索部分の構成を示す図、図4(a)はその 相構造を示すA-A<sup>-</sup>断面図、(b)はそのB-B<sup>-</sup>断面図である。なお、第1の実施例と同じ構成部分は、図1、2と同じ番号を付している。

【0045】この第2の実施例の液晶表示装置においては、シールド電極213が走査線103および信号線105の一部と単なるように配設し、シールド電極213を返光膜、いわゆるブラックマトリックスとして用いるとともに、シールド電極213を電極として用いて補助容量217を形成していることが特徴である。

【0046】シールド電極213は西素電極109の周囲の四辺全てにゲート絶縁图111、第2のゲート絶縁 図215、第3の絶録図219を介して重なるとともに、信号線105の一部にゲート絶縁図111、第2のゲート絶録図215を介して、また定金線103の一部に第2のゲート絶縁図215を介して重なるように配設されている。また画素電極109と信号線105とは絶縁図219で個分離されており、短絡を確実に防ぐことができる構造となっている。

【0047】そして第1の実施例において説明した作用 と同様に、このシールド電極213の静電遮蔽効果によって、走査観103と画素電極109との間および信号 録105と両素電極109との間の寄生客量が解消され

8

【0048】シールド電極213の材質としてはMo-Ta合金を、また第2のゲート絶縁層215としてはS iO. を、また第3の絶縁回219としてはSiN. を 用いた、Mo-丁a合金のような光遮断性の高い材質を シールド電極213として用いているので、このシール ド電極213で被覆された部分、即ち面素電極109と 走査線103の間隙、および画紫電極109と信号線1 05の間隙には光は遊過せず、シールド電極213で被 覆されていない部分の画紫電極109だけに光が透過す るので、このシールド電極213はブラックマトリック スとしての機能を兼備しているのである。これにより、 従来のような対向基板側のブラックマトリックスを省略 することができる。ただし、このときTFT107近傍 に対応する部分の対向基板にはブラックマトリックスを 設けるなどして対向基板からの光やガラス基板の主面側 内面での反射光などに対する遮光性をより確実なものと することが好ましい。

【0049】また、信号銀105、定査線103付近の ブラックマトリックスを残し、このブラックマトリック ス内でカラーフィルタの画素ごとの色分離を行えば、ブ ラックマトリックスを省略したものに比べてカラーフィ ルタの検査等が簡易に行なうことができ製造歩留まりの 向上が図れるなどの効果もあるので、対向基板側のブラ ックマトリックスは必ずしも省略しなければならないこ とはない。

【0050】ただし、対向電極の開口部をシールド電極の開口部よりも広くしたブラックマトリックスを補助的に用いて、製造上両者の位置がずれてもいずれか一方が開口部を規定するようにすることが望ましい。図示は省略しているが、本実施例ではシールド電極213の開口部よりも8μmの距離だけ開口部を広くとったブラックマトリックスを補助的に用いている。これにより、バターンずれが発生しても確実に遮光することができる。

【0051】(実施例3)図5は第3の実施例の液晶表 ) 示装置の一両衆部分の構成を示す図、図6はその層構造 を示すA-A 断面図である。

【0052】なお、第1、2の実施例と同じ構成部分は、図1、2等と同じ番号を付している。

【0053】この第3の実施例の液晶表示装置は、第2の実施例の液晶表示装置を改良したもので、面柔電極109の別囲と定在線103および信号線105の一部に 取なるようにシールド電極313を形成して、これを遮 光膜、いわゆるブラックマトリックスとして並用すると ともに、面柔中央部に設けられた補助容量317の補助 容量用電極としても並用する構造を採用しており、また (6)

特期平5-203994

10

その製造方法としてもシールド電極313を用いてセルフアラインにより面素電極109を形成している点が特徴である。

9

【0054】シールド電極313を覆うように第2のゲート絶縁回215およびゲート絶縁圏111が形成され、その層間に走査線103が形成され、最上層に画案電極109が形成されている。

【0055】その画素電極109を形成する際、ITO 脱堆積後にネガレジストまたはイメージリバースレジストを用いてまず裏面から露光し、綾いて表面(主面)か 6ソース電極と重なる部分と補助容量317を形成する 部分にフォトマスクを用いて露光し、画素電極109を 形成する。この場合、信号級105および走査線103 のみでセルフアラインする場合に比べて画業電極109 と信号線105および走査線103との間の距離を大き く取れるので、それらの間の寄生容量をさらに小さく低 減することができる。

【0056】また、このように画象電極109の周囲と 走査終103および信号級105の一部に重なるように シールド電極313を形成してこれをブラックマトリッ クスとして兼用しているので、これにより第2の実施例 と同様に対向基板側のブラックマトリックスを省略する ことができる。

【0057】このシールド電極は、画素電極109の阻よりも下層であれば、ゲート絶縁阻111のような絶縁 層を介してどの層に形成することもできる。

【0058】(実施例4)図7は第4の実施例の液晶表示装置の一個業部分の構成を示す図、図8(a)はその 層構造を示すA-A 断面図、(b)はそのB-B 断面図である。なお、第1の実施例と同じ構成部分は、図 301、2等と同じ番号を付して示している。

【0059】この郊4の実施例の液晶表示装置は、第2の実施例の液晶表示装置をさらに改良したもので、その層構造は第2の実施例とほぼ同様であるが、シールド電極413をITOのような透明導電膜で形成し、画素電極109の全面に対向するように配置しゲート絶燥图111および第2のゲート絶縁間215を介して細助容量417を形成することで、補助容量417の面積を大きく取ることができる点が特徴である。そのシールド電極413の材質としてはITO(酸化インジウム・錫)を用いた。

【0060】形成される補助容量417の値は、シールド電極413と重なる画案電極109の面積に左右されるので、本実施例では図7に示すようにこのシールド電極413を画業電極109の金面よりも大きな面積に形成した。しかし駆動電流特性などTFTの性能上の問題から必ずしも大きくはできないので、このシールド電極413の面積を適宜、適切な値に設定することが望ましい。例えば、画素電極の上半分に重なるような形状に形成して本実施例の約半分の容量に設定してもよい。

【0061】(実施例5)図9は第5の実施例の液晶表示装置の一面素部分の構成を示す図、図10はその層構造を示すA-A・断面図である。なお、第1の実施例等と同じ構成部分は、図1、2等と同じ番号を付して示している。

【0062】この第5の実施例の液晶表示装置は、第1の実施例の液晶表示装置を改良したもので、シールド電極513と画素電極109とがゲート絶縁圏111を介して重なる部分で補助容量517を形成し、かつそのシールド電極513が信号線105の一画器に相当する部分全体にわたって重なるように配設されていることが特徴である。シールド電極513をこのように配置することによって、信号線105近傍の静電遮蔽を第1の実施例よりもさらに効果的に行なうことができ、その結果、寄生容量Cは1、Cds2をさらに効果的に低減することができる。

【0063】また、このようにシールド電極513を信号線105の一面素に相当する部分全体にわたって重なるように配設すれば、信号線105の幅がさらに微細なものとなっても、シールド電極513の幅には余裕があり、パターンずれなどの心配がないので製造が簡易であるという利点もある。

【0064】(実施例6)図11は第6の実施例の液晶 表示装置の一画素部分の構成を示す平面図、図12

(a)はその層構造を示すA-A 断面図、(b)はそのB-B 断面図である。なお、第1の実施例、第5の実施例等と同じ構成部分は、図1、2、9、10等と同じ番号を付して示している。

【0065】この第6の実施例の液晶表示競濫は、第5の実施例の液晶表示装置をさらに改良したもので、画案電極109をゲート絶縁層111の層中に形成し、信号線105をそのゲート絶縁層111の上に配設して、画素電極109と信号線105との短絡を確実に防ぐ構造としたことが特徴である。またシールド電極613はゲート絶縁層111を介して画業電極109の下層に配設されている。

【0066】これにより、シールド電極613の貯電遮 酸効果および遮光効果に併せて、画素電極109と信号 線105の間を知絡が生じることなく近付けることができ 画器電極109の閉口率をさらに向上させることができるという効果をも実現している。

【0067】次に、このような第6の実施例の液晶表示 装置の製造方法を説明する。

【0068】ガラス基板101上にMo-Ta合金を 250nm堆積し、これをバターンニングして走査報103とシールド電極613とを同時に形成する。続いてこれらの上にゲート絶録層111となるSiOzを 200nm堆積する。このSiOz 脚はピンホール欠陥などによる両素電極109とシールド電極613との短絡を防ぐた50めに 100nmずつ 2回に分けて堆積することが望まし

(12)

特願平5-203994

21

容量を低減して、表示画像の輝度むらやクロストークを 解消し良好な画像表示を実現する液晶表示装置を提供す ることができる。

【図面の簡単な説明】

【団1】第1の実施例の液晶表示装置の構成を示す図。

【図2】第1の実施例の液晶表示装置の断面図。

【図3】第2の実施例の液晶表示装置の構成を示す図。

【図4】第2の実施例の液晶表示装置の断面図。

【図5】第3の実施例の液晶表示装置の構成を示す図。

【図6】第3の実施例の液晶表示装置の断面図。

【図7】第4の実施例の液晶表示装置の構成を示す図。

【図8】第4の実施例の液晶表示装置の断面図。

【図9】第5の実施例の液晶表示装置の構成を示す図

【図9】第5の実施例の液晶表示装置の断面図。

【図11】第6の実施例の液晶表示装置の構成を示す 図。

【図12】第6の実施例の液晶表示装置の断面図。

【図13】第7の実施例の液晶表示装置の構成を示す図。

【図14】第7の実施例の液晶表示装置の断面図。

- [図15] 第7の実施例の液晶表示装置の構成を示す 図

【図16】第9の実施例の液晶表示装置の層構造を示す 断面図。

【図17】第9の実施例の液晶表示装置のスルーホール の形成プロセスを示す図。

【図18】第9の実施例の液晶表示装置の第1の変形例

を示す図。

【図19】第9の実施例の液晶表示装置の第2の変形例を示す図。

22

【図20】第9の実施例の液晶表示装置の第3の変形例を示す図。

【図21】第9の実施例の液晶表示装置の第4の変形例 を示す図。

【図22】第9の実施例の液晶表示装置の第5の変形例 を示す図。

10 【図23】第10の実施例の液晶表示装置の層構造を示す断面図。

【図24】第10の実施例の液晶表示装置の変形例を示す断面図。

【図25】突き抜け電圧を数式を用いて説明するための 図

【図26】突き抜け電圧ΔVpと補助容量の幅Wcsとの 相関製係を示す図。

【図27】 補正部2701を配設した液晶表示装置の実施例を示す図。


0 【図28】従来の液晶表示装置の構成を示す図。

【図29】 従来の液晶表示波置を電気的に等価回路で示す図。


【符号の説明】

101…ガラス絶縁基板、103…走査線、105…信 号線、107…TFT、画案電極109、ゲート絶縁層 111、シールド電極113、TFTアレイ基板11 5、制助容量117


[图1]



# [図2]



[図4]



(11)

特開平5-203994

 $(1/V_g) \times (d\Delta V_p/dX)$ =  $(Wis \cdot Cgi / 4) \times \{ 2 (Cs + \beta \cdot Clc-max) - Lg \cdot Lcs \cdot Csi \} /$ 

(Cs  $+\beta$  · Cic-max) ?

ここで、Xの変化によりAVPの変化を最も小さくする には、dΔVp/dX= 0となるようにWcsを設定すれ ばよい。従って、そのような最適なWesは、上式から、

19

Wcs= (Lg · Lcs · Csi - 28 · Clc-max) / (2 Lcs·Csi)とすればよいことが導かれる。

【0125】本実施例の場合、第7の実施例の液晶表示 装置と同様の構成としているが、その主なバラメータを 10 挙げると、Lg =13μm、Lcs= 550μm、Clc─max/ Clc-min=0.35p F/0.14p F,  $Csi = 1.8 \times 10^{-4} p F$ ノμm² であり、上式に代入すると、最適値な値はWcs = 4μmとなる. 実際に本実施例においてはWcsを 4μ mに設定しており、その表示画像を目視にで検証した結 果、良好な表示品位を実現できることが確認された。

【0126】なお、補助容量の幅;Wcsは上記の最適値 のみには限定しない、図26からわかるように、その最 適値をWcsopt とすると、 0.7Wcsopt ≦Wcs≦ 2Wcs ont に設定すれば実用上の十分な効果を得ることができ

【0127】また、図26からわかるように、Wcsが小 さい領域ではCs の変動の割合が相対的に大きくなるこ とによりΔVρの変動が大きくなるが、開口率を考慮す ればWesは小さい方が好ましい。従ってこの場合△Vp を抑えるにはLs を小さくすることが望ましい。

【0128】さらに発明者らが詳細に試行、評価したと ころによれば、第7の実施例のように走査線およびゲー ト電極とシールド電極とを別工程で形成した場合にも△ Vpの面面内でのばらつきが減少していることが確認さ れた。これは別工程で形成しているにも関わらず、走奔 観およびゲート電極の線幅と、補助容量の電極の線幅と の総幅変化に相関関係があることによる。これは、本実 施例の場合、それぞれの工程を同一の装置内で行なった ため、その装置特有のパターンニング条件が別工程のそ れぞれの工程でも同様な条件となり、前記の線隔の変励 の幅どうしが△Vァの画面内でのばらつきを減少させる ように互いに変動したたためと考えられる。

【0129】図27は、前記の突き抜け電圧ΔVpの画 面内でのばらつきをさらに積極的に減少させるために、 補正部2701を配設した液晶表示装置の実施例を示す 図である。この補正部2701は、両衆電極109と走 **査線103とが重なることで、補正用のCstを形成する** ものである。この実施例の液晶表示装置では、走査機と 補助容量の電極となるシールド電極との線幅のばらつき どうしを相殺させるのみならず、画衆電極109の線幅 のばらつきによる突き抜け電圧ΔVρをも相殺させるこ とができることを我々は確認した。

【0130】ただし、この補正部2701はCssとして 機能するので、表示特性を悪化差せない程度の容量値に + 50 画案電極とこれに近接する走査線や信号線との間の寄生

\*股定することが望ましい。即ち、上述の補正効果が実現 できるサイズに、プロセス上可能な限り小さく形成する ことが望ましい。

20

【0131】なお、シールド電板を信号線側のブラック マトリックスとして用いるような場合、液晶のディスク リネーションによる表示不良が画面に視認されないよう にする必要がある。このディスクリネーションは、一般 に液晶層に対する横方向の電界により引き起こされると **営われており画衆電極の端部にライン状に発生する。ま** た、このディスクリネーションの発生はラビングなどの 配向方向にも左右される。従って例えば第5の実施例の 液晶表示装置のような場合では、OA用などに用いるた めに斜め方向にラビング配向処理が施されているので、 画索電極の左側端部と右側端部とでディスクリネーショ ンの発生状況が異なる。その結果実際に表示を行なう と、面素電極の左側端部ではディスクリネーションが目 立つ一方、右側端部ではほとんど発生しないように見え る。従ってこのような場合では、シールド電極と画楽電 極との重なりは画素電極の左側端部の方を右側端部より も大きく重なるように設定すれば、シールド電極により ディスクリネーションによる表示不良を隠蔽することが できる。このようにディスクリネーションによる表示不 良を隠蔽することが望ましい。

【0132】また、ディスクリネーションは液晶層に接 する配向膜やパッシベーション膜などの段差部分等に引 っかかるような形で発生することがあるので、これを避 けるために、画案電極の上には保護膜(パッシベーショ ン膜) などの段差が形成されないようにして画素電極の 外側に十分距離を置いて、望ましくは10μm程度に離し て段差が配置されるようにすることが好ましい。さら に、そのような保護膜の蝸部は、段差が急峻にならない ように被やかなテーパー状に加工することが望ましい。 【0133】また、以上の実施例では、シールド電極の 材料としてMo-TaやA1等の金属材料を用いている が、これには限定しない。このシールド電極は補助容量 の電極として採用する場合に抵抗値が高いと時定数に基 づく電位変動が大きくなるので、導電性が高く抵抗値の 低い材料のうちプロセス整合性が高いものであれば、そ の他の材料も用いることができる。

【0134】この他、TFTアレイのパターン、層構 造、材料などは、上記の実施例に限定されるものではな く、本発明の翌旨を逸脱しない範囲で各液晶表示装置の 仕様に応じて適宜変更可能であることは言うまでもな V1.

#### [0135]

【発明の効果】以上詳述したように、本発明によれば、

(10)

特別平5-203994

17

【0114】このような構造およびその製造方法を採用 することにより、製造工程において高価なプラズマCV D成膜工程の数を減らすことができ、製造コストを低瞭 化することができる.

[0115] aた、Ali Os、TaOz、TaNz O , TiOx Ta-Si-O, Ta-Si-N-Old - · · - · 一 - · それぞれ比勝電率が-7、30、20、--85、20、--15であり、 SiOェの 4に比べて大きいためにシールド電極101 3を一方の電極に用いた制助容量の値を、小さな面積で 大きくできるという利点がある。

【0116】また、プラズマCVDで形成する膜には作 業雰囲気中に塵埃があるとピンホール欠陥が発生しやす く、これに起因した短絡欠陥が発生しやすいので、その 膜厚はある程度厚くすることが必要である。一方、TF T107に用いられるゲート絶縁層の厚さは、ITOの 画帯電価109の上の絶縁層と下の絶縁層との総和であ るが、その膜厚が厚過ぎて容量が小さいとオン電流が十 分には取れなくなるので、膜厚が厚過ぎることは好まし くない。従って絶縁層である前記の薄膜2401等は比 誘電率の高い材質で形成することは有効である。

【0117】一方、信号終105と囲業電極109とが パターン乱れを起して重なった場合、これらの間に形成 されるカップリング容量により、その画素が表示不良と なる場合があるが、これを抑制するためには、その容量 償を下げることが効果的である。従って、液晶よりも比 誘電率の小さいSiO、等の絶縁膜を信号線105と画 紫電極109との間に可能な限り厚い層に介持すること が効果的であるため、第1層めの絶縁層には陽極酸化膜 を用いることが有効である。

【0118】(実施例11)突き抜け電圧: ΔVpが画 面内で位置ごとに異なる場合、面面内のすべての画祭に 対して通切なオフセットされた対向電極電圧を設定する ことは不可能であり、フリッカや如害椨、焼き付き等の 画像表示不良が発生し、表示品位を苦しく低下させる要 因となっている。

【0119】そこでこのような突き抜け電圧を抑える対 策が必要となる。 これを図25に基づいて以下に説明す ኤ.

【0120】シールド電極と面崇電極とを重ねて補助容 量を形成する場合、補助容量2501を形成する重なり 幅を最適な幅:WCSに設定すれば、突き抜け電圧; ΔV pの画面内の分布幅が小さくなる効果があることを発明 者らは確認した。

【Ol21】あるCsO、Cic-maxに対して、必要なTF Tサイズ; Wが決定される。ここで、補助容量2501 を形成する重なり幅:Wcsを変化させるとその容量値C s が変化するため、それに対応して前記のWを変更する 必要がある。ところが、突き抜け電圧;Δ∨ρのWcs、 Wの変動による変化を考慮すると、それにより決定され る最適な幅; Wcsがある。即ち走査線と補助容量の電極 50 以上から、

18 となるシールド電極との経幅のばらつきどうしを相殺さ

せるのである。このようなWCSに設定すれば突き抜け電 圧ΔVpを最小に抑えることができる。

【0122】そこで実際に、Wcs、Wを変化させた数種 類のTFT-LCDを試作して、両面内の突き抜け電 圧: ΔVpを測定した。このときゲート電極幅: Lg = - 13 mmとし、TFT1-0-7はチャネル保護層がゲート電------極に対して自己整合により形成されたセルフアライメン ト型のものを用いた。ただし、ゲートおよびシールド電

10 極を形成する工程で、創図的に線幅の分布(位置的ばら つき)が 1μm程度起こるようにした。その分布の様子 を図26に示す。

【0123】以下に、数式を用いてさらに詳細に上述の WCSの求め方を説明する。

【0124】ここで、

; ゲート電極幅 Lg

Wis : チャネル保護層の長さ

; 補助容量を形成する両素電極とシールド電極 LCS

との重なりの長さ

; 補助容量の幅(=補助容量の面積/Lcs) 20 Wcs ; 単位面積当りのゲート絶縁層の容量値 Ċgi

;単位面積当りの補助容量の容量値 Csi ;設計上の補助容量の容量値(設計値) Cso

; 補助容量の容量値(実際の値) Cs Clc-max;一両素の液晶容量の最大値

Cle-min:一画紫の液晶容量の最小値 :ゲート(走在線)・ソース(孤素電極)間の Cgs

密生容量

Wο ;設計上のTFTの幅(設計値)

;TFTの幅(Csにより変化する実際の値) W

;走在線印加電圧 ٧g

; 定数 (ただしβ= (Clc-nax+Clc-nin) / В

2Clc-max)

である。また、本実施例ではWis=W+ 5μmとしてい å.

突き抜け電圧;△Vpは、

 $\Delta V_P = (V_g \cdot C_{gs}) / (C_s + \beta C_{lc-max})$ 

Cgs=Lg · Wis · Cgi/2

Cs = Lcs · Wcs · Csi

ここで

 $\alpha = (Cso + Clc - max) / Wo$ 

W= (Wcs · Lcs · Csi + Clc-max) / α

ゲート電極および走査線あるいは補助容量の電極と兼用 されるシールド電極の形成において、設計上X0 のバタ ーン幅に対して出來上がったパターン幅が又とすると、  $dCgs/dX = (dCgs/dLg) \times (dLg/dX)$ 

 $= (Wis \cdot Cgi / 2) \times 1$ 

 $dCs/dX = (dCs/dWcs) \times (dWcs/dX)$ 

= Lcs · Csi / 2

(9)

特別平5-203994

15

多いので、本実施例のようにスルーホール1607のパ ターンよりもその上層に堆積されるMo/Al/Mo膜 からなる配線パターンを大きく設定しておくことが好ま LW.

【0099】なお、スルーホールの形成は、上記の工程 に限定されるものではなく、例えばSiOz のアンダー カットを防ぐためにリアクティブイオンエッチング(R IE) を用いてもよいが、SIO: をRIEでエッチン グする際に下地のMo-Taとは選択的にエッチングし なければならず、その条件ではSIO: のエッチングレ 10 ートが 500オングストローム/分程度しか得られないた めに生産性が低い。またn\* a-Si上にレジストを塗 布すると表面が汚れてTFT107の特性が劣化する場 合があるので、n+ a-Si上にMoを 500オングスト ローム程度堆積し、スルーホール形成後にMoをエッチ ング除去することが好ましい。更にューSi膜のパター ンニング工程を省略することは、この他の実施例の液晶 表示装置にも適用することができ、また必ずしもシール ド電極と組み合わせて実施することには限定しない。例 えば、その屈構造は図18乃至図22に示すような種々 の機成にも適用することができる。

【0100】なお、図21、22に示すような構成の場 合は、画紫電極109上にスルーホールを形成する必要 はないが、走査線103の取り出し部分では前記のよう なプロセスを用いることが好ましい。さらに図22の場 合、シールド電極613上のパッシベーション層161 5は、補助容量を大きくするためにエッチング除去して

【0101】また、図22に示すような構成にすれば、 ソース電極1611と画楽電極109を接続する側のス 30 ルーホールと走在線103の取り出し部分とを同一工程 で形成し、 5回のパターンニング工程でTFTアレイが 形成できるので生産性がさらに向上する。このときエッ チングはRIEによりパッシベーション層1615のS i Nx 膜からゲート絶縁图111のSi Nx 膜まで行な い、続いてBHFでSiOx 膜をエッチングした後、崩 記と同様なCDE処理を施すことにより庇状の突出のな い形状が得られた。

【0102】特に、図22に示す例は画業電極109を パッシベーション層1615上に形成したもので、補助 容量の誘電体として用いられる絶縁膜の厚さの総和を大 きくすることができるので、例えばシールド電極613 と画素電価109との重なりを大きく取らねばならずし かも補助容量の値を抑制したい場合などに特に有効であ

【0103】(実施例10)図23は第10の実施例の 液晶表示装置の一面紫部分の層構造を示す断面図であ る。なお、既述の実施例と同じ構成部分は同じ番号を付 して示している。

16

の液晶表示波置では、ゲート絶縁層のような絶縁層を用 いて画紫電極、シールド電板、信号線、走査線などの短 絡を防止していたが、そのような絶縁層の層数を増やせ ば成膜工程が増えることになり、製造コストの上昇を招 く、これはアラズマCVD装置のような高価な装置およ び使用ガス、膜材料などを用いることで成膜コストが高 くなるためである。

【0105】そこで低コストに絶縁層を形成することが **瓔望されるが、これを実現するためにはシールド電極の** 表面を陽極酸化する方法が好適である。また陽極酸化に よれば、ピンホールが発生しないので相間ショートの発 生を避けることができる。

【0106】シールド電極1013、走査線103をA 1 薄膜からガラス基板 101上に形成し、その表面をほ う酸中で 100Vまで定電流酸化し、さらにその後30分間 定電流酸化してAl2 O3 2301を形成する。

【0107】その後ITO膜をスパッタ成膜しパターン ニングして画衆電極109を形成する。

【0108】次にゲート絶縁膜111を、SiO。膜、 またはSiO、膜およびSiN、膜の硬層膜により形成 する。この上にa‐Si膜を形成し、SiN。膜をパタ ーンニングしてチャネル保護層1603を形成する。そ してn+ a-Si膜を堆積した後、a-Si膜を島状に パターンニングして活性層1601を形成する。

【0109】そしてA1/Moをスパッタにより積層 し、ソース電極1611およびドレイン電極1609を 形成する。この上を綴うようにSiN: 脳からなるパッ ジベーション層を形成し、画案電極109部分および配 線引き出し郤のSiNェをエッチング除去する。

【0110】前記のシールド電極1013、走査繰10 3等はAlに限らず、Ta、TaNx、Ti、Nb、T i Nr 、Ta Nr /Ta/Ta Nr の程層膜などの材料 から形成してもよい。

【0111】特に、TaまたはTaN,の関極酸化膜 は、その上にITO膜を積層した後にa-SI膜のプラ ズマCVD成膜を行なうと、In、Snが陽極酸化膜中 を拡散してリーク電流が地大する。そこで、図24に示 すようにSiO.、SiN.もしくはTiOx、AIO x のような I n 、S n よりもイオン半径の小さな原子か らなる材料を用いて1000オングストローム、好ましくは 200~ 500オングストロームの順厚の薄膜2401をT a系陽極酸化膜とITO膜との間に形成することによっ てIn、Snの陽極酸化膜中への拡散を防いでリーク電 流の増大を避けることができる。

【0112】また、TaまたはTaN: にSiを混合し た合金を用いてもよい。あるいはTaSiN: /Ta/ TaNz の積層構造により配想を形成し、その表面を陽 極酸化してもよい。

【0113】また、ゲート絶縁膜111をスパッタで形 【0104】例えば図11に示したような既述の実施例 50 成することもリーク電流の抑制に有効である。

40

(8)

特嗣平5-203994

13 を用いたセルフアラインによりその画素電板109を形成したものである。

【0083】その研究電極109は、1TO膜を成膜した後、イメージリバースレジストを用いてまずマスク感光によりシールド電極813と重ならない部分の不要部分を露光、現像する。

【0084】続いて裏面露光、マスク露光した後、イメージリバースペークを行い、全面露光することによりパターンを形成する。このような製造方法は、シールド電極813と走査線103とを重ねない構造の液晶表示装置の製造に適しており、またITO膜からなる画案電極109を信号線105よりも先に形成する場合にも用いることができる。また、補助容量517の大部分は最後のマスク露光により形成することができる。

(実施例9)図16は第9の実施例の液晶表示装置の一 画素部分の層構造を示す断面図である。なお、第1の実 施例、第6の実施例等と同じ構成部分は、図1、2、1 1、12等と同じ番号を付して示している。

【0085】第6の実施例の液晶表示装置では、前述のようにパッシペーション層のパターンニングを含めて7工程のパターンニング工程を必要としていた。しかしこのような構成の液晶表示装置では、a-Si層を島状に残す工程を省略することができることを、本発明者らは研究の結果明らかにした。このような6工程のパターンニング工程の製造方法を、図16に基づいて説明する。【0086】ガラス技板101上にMo-Ta合金を2

【0086】ガラス基板101上にMo-Ta合金を250nm堆積し、これをパターンニングして定金線103とシールド電極613とを同時に形成する。

【0087】続いてこれらの上にゲート絶縁層111となるSiOx を 130 nmずつ 2回に分けて堆積する。 【0088】次いでITO膜を堆積しこれをパターンニングして両素電極109を形成した後、これを覆うようにゲート絶縁層111となるSiOx、SiNxをそれぞれ90 nm、50 nm堆積する。

[0089] 前記の 200nmのSIO. とこのSi O. 、SiN. とでゲート絶縁層111が形成され、そ の層中に画楽電極109が内設される。

【0090】連続して、このゲート絶縁 2110上に活性 2601のa-Si、チャネル保護 2603としてのSi Nェをそれぞれ50nm、200nm 準積する。【0091】そしてチャネル保護 21603のSi Nェを島状にエッチング形成した後、オーミックコンタクト暦1605としてのn・a-Si 層を50nm 堆積する。【0092】この後、両家電極109および走査線103の取りだし部分にスルーホール1607を形成する。このときスルーホール1607は最上部のn・a-Si 層からゲート絶縁 211のSi O。膜まで連続的にエッチングして 等設する。

【0093】次いで、Mo/A1/Moを堆積し、これ が悪く、段差部分をエッチンク時にエッチング液に吸す をパターンニングして信号線105およびドレイン電極 50 とマウスホールが形成されていわゆる段切れすることが

14

1609、ソース電極1611を形成する。

【0094】しかる後、信号線105等をマスクとして 用いてTFT107のソース電極1611とドレイン電 極1609との間のn'a-Si層をチャネル保護層1 603とは週択的にエッチング除去し、また画素電極1 09上のa-Si層をエッチング除去して、TFTアレイを形成する。

[0095] さらに丁F丁107上にSiNェを 200n m堆積した後、各電極取り出し部分および画素電極 109上のSiNェをエッチングにより除去した。その際、同時に画素電極 109上のSiOェもエッチングにより除去する。

【0096】以上のように、6回のバターンニング工程で形成することができる。このようにすれば生産性が向上するので好ましい。さらに、従来は半導体層のバターンニングの際のパターン乱れにより、島状の半導体層パターンが設計上は存在するべき場所に存在しないような場合があり、そのTFTが動作不良等となって製造步留りの低下を招いていたが、本実施例の液晶表示装置においては、このような不良の発生を避けて製造步留りを向上させることができることが確認された。

【0097】ところで、上記のスルーホール1607の 形成プロセスを図17に基づいて説明する。

【0098】まず、n<sup>+</sup> a-Siからなるオーミックコンタクト層1605、a-Siからなる活性層160 1、SiN: からなるゲート絶縁層の一部を、CF√を主成分とするガスを用いたCDE(ケミカルドライエッチング)により、レジスト1613を用いてエッチング除去しバターンニングする。(a)

30 続いてゲート絶縁回111のSiO: 膜をBHFでエッチングしてスルーホール1607等を穿散し、その下層の定立款103取りだし部分などMo-Ta磨表面を露出させる。(b)

このとき、その上層のオーミックコンタクト層1605 や活性層などのn+ aーSi膜やaーSi膜、SiNェ 腹は、スルーホール1607の壁面で庇状に突出する。 (c)

スルーホール1607は庇状の突出を除去しているものの、段差部分がありその上に配設する材料のカバレッジが悪く、段差部分をエッチング時にエッチング液に暖す トフウスホールが形成されていわゆる段切れすることが UY.

(7)

特開平5-203994

11

【0069】続いてITO膜を 100nm堆積しこれをパターンニングして画家電極109を形成した後、これを殺うようにゲート絶縁四111となるSiOx 、SiNxをそれぞれ 100nm、50nm堆積する。前記の 200nmのSiOx とこのSiOx 、SiNx とでゲート絶縁 届111が形成され、その層中に画業電極109が内設される。

【0070】このゲート絶縁層111の上に活性層のa-Si、チャネル保護層としてのSiNェをそれぞれ50 10 nm、200nm堆積する。そしてチャネル保護層のSiNェを島状にエッチング形成した後、オーミックコンタクト層としてのn・a-Si層を50nm堆積する。ここでITO上にプラズマCVDでSiNェを堆積すると、脱剥れや表面の白濁などの不良が発生することがわかっている。堆積条件を適宜型べばそのような不良を避けてSiNェを堆積できるが、このようなSiNェをゲート絶縁層として用いるとTFTの特性が劣悪化することがわかった。そこで本実施例では、ITO上に堆積する膜としてはSiOェが望ましいとして、これを用いた。 20 「0071」この後、n・a-Si、a-Siを島状にエッチングし、定在繰103の取り出し部分、および面

11にBFHによりコンタクトホールを穿設する。 【0072】次いで、Cr、Alをそれぞれ50nm、3 00nm堆積し、これをパターンニングして信号線105 およびドレイン電極、ソース電極を形成する。

紫電極109の電気的接続を取る部分のゲート絶縁相1

【0073】そして信号線105をマスクとして用いて TFT107のソース電極とドレイン電極との間のn\* a-Si層をチャネル保護層とは選択的にエッチング除 30 去してTFTアレイを形成する。

【0074】また、図示は省略したが、TFT上をSiNiで覆うことによりTFTの信頼性が向上することが判っているので、TFT107上にSiNiを200nm 堆積した後、各電極取り出し部分および画業電極109上のSiNiをエッチングにより除去した。その際さらに画素電極109上のSiOiもエッチングにより除去すれば、さらにさらに画質が向上する。ただしこの画素電極109上のSiOiは残すようにすれば、例えば製造工程中に混入した導電性の異物などによる画素電極109と対向電極との短絡不良を防ぐことができる。

【0075】そしてこのTFTアレイ基板115と対向 基板とを組み合わせその周囲を封止剤で封止し両基板間 に液晶組成物を注入して、この液晶表示装置が完成す る。

【0076】なお、本実施例ではSiOIの堆積はプラズマCVDで行なったが、熱CVDがさらに好適である。

【0077】また、本実施例では補助容量517の誘定体として用いたSiO。膜の膜厚は200nmであり、第

5の実施例の 300nmと比べて薄くなっているにも関わらずシールド電極613と画紫電極105との知絡不良の発生は約1/2に減少していた。これは第5の実施例と第6の実施例とを比較検討した結果、以下の事実によるものであることが判明した。

12

【0078】チャネル保護層を島状にエッチングする際 にa-Si層と迎択的にエッチングしているので、原理 的にはa-Si層でエッチングが止まることになるが、 実際にはピンホール欠陥などがあると、このピンホール を通ってゲート絶縁層111にまでエッチャントが浸入 して、ゲート絶縁層111に穴が朗くことがあり、IT Oを堆積するとをにこの穴にもITOが堆積されて短絡 不良が発生する。しかし本実施例の液晶表示装置におい ては、ITOからなる画紫電板109はチャネル保護層 のエッチング工程よりも前の工程で形成され、しかも 2 00℃以上の温度でアニール処理されたITO脚はチャネ ル保護層のエッチングに用いるエッチャントに対して耐 性が極めて高く、上記のような短絡不良はITO膜のビ ンホール欠陥とa‐Si届のピンホール欠陥とが同位回 に放なるような場合以外には発生することがほとんどな い、このため本実施例においては、シールド電極613 と画紫電極 1 0 5 との短絡不良の発生は約 1/ 2に減少 したものと考えられる。

【0079】(実施例7)図13は第7の実施例の液晶 表示装置の一面索部分の構成を示す平面図、図14 (a)はその層構造を示すA-A 断面図、(b)はそのB-B 断面図である。なお、第1の実施例、第6の 実施例等と同じ構成部分は、図1、2、11、12等と 同じ番号を付して示している。


【0080】この第7の実施例の液晶表示装置は、第6の実施例の液晶表示装置をさらに改良したもので、シールド電極713と走査線103と両器電極109と信号線105とを、それぞれゲート絶縁層111、第2のゲート絶縁層215、第3の絶縁層219を介持して紹分離し、これらの短端不良をさらに確実に防止して、シールド電極713のパターンを自由に設定することができるようにしたものである。これにより、画器電極の開口率をさらに広く取ることができるので画面の輝度が向上し、かつ信号線105の一西素に対応するほぼ全面にシールド電極713が重なるので、静電遮蔽効果も高いものとなっている。


【0081】そしてこのシールド電極713は、走査パルス遅延の問題やシールド電極の電位変動などの問題がなければ、さらに走査線103にも量なるように配置することができ、この場合シールド電極713はブラックマトリックスとして兼用することができる。


【0082】(実施例8)図15は第8の実施例の液晶表示装置の一画業部分の構成を示す平面図である。この第8の実施例の液晶表示装置は、第7の実施例の液晶表示装置における製造方法を改良し、シールド電極813

40


(13) 特開平5-203994









[36]









(14)


特開平5-203994





(15)


特開平5-203994













(16)


特**開平5-203994** 




(17).

特開平5-203994







フロントページの続き

(51) Int. Cl. 6

庁内整理番号 識別配身

F I

技術表示簡所

HO1L 29/784

(72)発明者 渋沢 誠

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72) 発明者 池田 光志

神奈川県川崎市幸区小向東芝町1番地 株

式会社果芝総合研究所内

(18)

特開平5-203994

(72) 発明者 辻 倖子

神奈川県川崎市幸区小向東芝町1.番地 株

式会社東芝総合研究所内

(72)発明者 戸枝 久郎

柳奈川県川崎市幸区小向東芝町1番地 株

式会社束芝総合研究所内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
OTHER:		

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.